达摩院 2020 预测:模块化降低芯片设计门槛 | 问底中国 IT 技术演进
作者 | 伍杏玲
出品 | CSDN(ID:CSDNnews)
不同制程的芯片成本差别巨大
达摩院表示,以前设计一个SoC,需要从不同的IP供应商购买IP,包括软核IP或硬核IP,再结合自家研发的模块,集合成一个SoC,在某个制造工艺节点上完成芯片设计和生产的完整流程。未来可能不是由单独封装的芯片制造的,而是在一块较大的硅片上互连成芯片网络的芯粒制造的。模块化的芯片技术让开发者实现像搭积木一样“组装”芯片。
芯原创始人&董事长兼总裁、加州大学圣克鲁兹分校计算机工程系终身教授、前Celestry 董事长兼首席技术长戴伟民在《嵌入式人工智能与芯粒的历史机遇》中曾谈及,芯粒是以芯片裸片的形式提供,而不是软件形式。芯粒模式具备开发周期短、设计灵活、低成本特点;它可将不同工艺节点、不同材质、不同功能、不同供应商的具有特定功能的商业化封装在一起。
各大企业和组织正在探索创新芯片的研发方案:
2017年,CHIPS(Common Heterogeneous Integration and IP Reuse Strategies,通用异构集成和IP重用战略)项目成立,其愿景是打造离散的、适当节点制造的多样化芯粒生态系统,开发模块化芯片并将之组装成更大模块的系列设计工具、集成标准和IP块。该项目成员包括英特尔、Micron、Synopsys、Candence、Northrop Grumman、Lockheed Martin、波音、密歇根大学、佐治亚理工学院、北卡罗莱纳州立大学等。
2018年10月,7家公司成立ODSA(Open Domain-Specific Architecture,开放专用域架构)组织,到2019上半年已超50家,其目标是制定芯粒开放标准、促进形成芯粒生态系统、催生低成本SoC替代方案。
2019年,英特尔推出Co-EMIB技术,其能将两个或多个Foveros芯片互连。
2019年6月,台积电发布自研的芯粒“This”,其由两颗7nm工艺的小芯片组成,每颗小芯片包含4个 Arm Cortex- A72处理器,芯片间通过CoWoS中介层整合互连。
清华大学长聘教授尹首一表示,开源IP核、Chisel语言以及芯粒技术在不同层次上成为实现芯片敏捷开发的使能技术。开源IP核降低了芯片设计的进入门槛,Chisel语言提高了硬件抽象层次,而芯粒则为系统级芯片设计提供了崭新途径。尤其是未来随着异质集成、三维集成等技术的成熟,摩尔定律将在全新维度上得以延续。
更多「问底中国IT技术演进」专题精彩文章: